



IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

IN RE APPLICATION OF: Hiroshi KONDOH

GAU: 2811

SERIAL NO: 10/618,650

EXAMINER:

FILED: July 15, 2003

FOR: SEMICONDUCTOR DEVICE, EL DISPLAY DEVICE, LIQUID CRYSTAL DISPLAY DEVICE, AND CALCULATING DEVICE

REQUEST FOR PRIORITY

COMMISSIONER FOR PATENTS
ALEXANDRIA, VIRGINIA 22313

SIR:

- Full benefit of the filing date of U.S. Application Serial Number , filed , is claimed pursuant to the provisions of 35 U.S.C. §120.
- Full benefit of the filing date(s) of U.S. Provisional Application(s) is claimed pursuant to the provisions of 35 U.S.C. §119(e): Application No. Date Filed
- Applicants claim any right to priority from any earlier filed applications to which they may be entitled pursuant to the provisions of 35 U.S.C. §119, as noted below.

In the matter of the above-identified application for patent, notice is hereby given that the applicants claim as priority:

<u>COUNTRY</u>	<u>APPLICATION NUMBER</u>	<u>MONTH/DAY/YEAR</u>
JAPAN	2002-212685	July 22, 2002
JAPAN	2003-166765	June 11, 2003
JAPAN	2003-190877	July 3, 2003

Certified copies of the corresponding Convention Application(s)

- are submitted herewith
- will be submitted prior to payment of the Final Fee
- were filed in prior application Serial No. filed
- were submitted to the International Bureau in PCT Application Number
Receipt of the certified copies by the International Bureau in a timely manner under PCT Rule 17.1(a) has been acknowledged as evidenced by the attached PCT/IB/304.
- (A) Application Serial No.(s) were filed in prior application Serial No. filed ; and
- (B) Application Serial No.(s)
 - are submitted herewith
 - will be submitted prior to payment of the Final Fee

Respectfully Submitted,

OBLON, SPIVAK, McCLELLAND,
MAIER & NEUSTADT, P.C.


Marvin J. Spivak

Registration No. 24,913

Joseph A. Scafetta, Jr.
Registration No. 26,803

Customer Number

22850

Tel. (703) 413-3000
Fax. (703) 413-2220
(OSMMN 05/03)

日本国特許庁
JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されて
いる事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed
with this Office

出願年月日

Date of Application:

2002年 7月22日

出願番号

Application Number:

特願2002-212685

[ST.10/C]:

[JP2002-212685]

出願人

Applicant(s):

株式会社リコー

2003年 5月13日

特許庁長官
Commissioner,
Japan Patent Office

太田信一郎



出証番号 出証特2003-3034397

【書類名】 特許願

【整理番号】 0204465

【提出日】 平成14年 7月22日

【あて先】 特許庁長官 殿

【国際特許分類】 H01L 51/00
H01L 29/80
G02F 1/00

【発明の名称】 能動素子並びにそれを有するEL表示素子、液晶表示素子及び演算素子

【請求項の数】 30

【発明者】

【住所又は居所】 東京都大田区中馬込1丁目3番6号 株式会社リコー内

【氏名】 近藤 浩

【特許出願人】

【識別番号】 000006747

【氏名又は名称】 株式会社リコー

【代理人】

【識別番号】 100060690

【弁理士】

【氏名又は名称】 瀧野 秀雄

【電話番号】 03-5421-2331

【手数料の表示】

【予納台帳番号】 012450

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9808803

特2002-212685

【ブルーフの要否】 要

【書類名】 明細書

【発明の名称】 能動素子並びにそれを有するEL表示素子、液晶表示素子
及び演算素子

【特許請求の範囲】

【請求項1】 第三の電極、電気絶縁層、同一平面に間隔を設けて配置された第一の電極及び第二の電極、前記第一の電極及び第二の電極の間隔を埋めると共にそれらの上面を覆うように設けた有機半導体層、並びに、前記有機半導体層よりも低い電気抵抗を示す低電気抵抗層を順次有することを特徴とする能動素子。

【請求項2】 前記第一の電極から前記低電気抵抗層までの距離、及び、前記第二の電極から前記低電気抵抗層までの距離のいずれもが、前記第一の電極から第二の電極までの距離と比較して短いことを特徴とする請求項1に記載の能動素子。

【請求項3】 前記第一の電極及び第二の電極のいずれか一方が、前記低電気抵抗層と接触していることを特徴とする請求項1又は2に記載の能動素子。

【請求項4】 前記第一の電極、第二の電極及び低電気抵抗層と、前記有機半導体層との界面の少なくとも一ヶ所に所定値以上の電圧の印加によってキャリアがトンネル可能となる高電気抵抗層を設けたことを特徴とする請求項1～3のいずれかに記載の能動素子。

【請求項5】 前記第一の電極、第二の電極及び低電気抵抗層と、前記有機半導体層との少なくとも一ヶ所が直接接触して、その界面が整流性となっていることを特徴とする請求項1～4のいずれかに記載の能動素子。

【請求項6】 前記低電気抵抗層が、櫛状、格子状又は円盤状であることを特徴とする請求項1～5のいずれかに記載の能動素子。

【請求項7】 前記第三の電極の下面に基板を設けたことを特徴とする請求項1～6のいずれかに記載の能動素子。

【請求項8】 同一平面に間隔を設けて配置された第一の電極及び第二の電極、前記第一の電極及び第二の電極の間隔を埋めると共にそれらの上面を覆うように設けた有機半導体層、前記有機半導体層よりも低い電気抵抗を示す低電気抵

抗層、電気絶縁層、並びに、第三の電極を順次有することを特徴とする能動素子。

【請求項9】 前記第一の電極、第二の電極及び低電気抵抗層と、前記有機半導体層界面と、の界面の少なくとも一ヶ所に所定値以上の電圧の印加によってキャリアがトンネル可能となる高電気抵抗層を設けたことを特徴とする請求項8に記載の能動素子。

【請求項10】 前記第一の電極及び第二の電極並びにそれらの間隔に設けた前記有機半導体層の下面に基板を設けたことを特徴とする請求項8又は9に記載の能動素子。

【請求項11】 低電気抵抗層、有機半導体層、同一平面に間隔を設けて配置された第一の電極及び第二の電極、前記第一の電極及び第二の電極の間隔を埋めると共にそれらの上面を覆うように設けた電気絶縁層、並びに、第三の電極を順次有する能動素子であって、前記低電気抵抗層が前記有機半導体層よりも低い電気抵抗を示すものであることを特徴とする能動素子。

【請求項12】 前記第一の電極、第二の電極及び低電気抵抗層と、前記有機半導体層と、の界面の少なくとも一ヶ所に所定値以上の電圧の印加によってキャリアがトンネル可能となる高電気抵抗層を設けたことを特徴とする請求項11に記載の能動素子。

【請求項13】 前記低電気抵抗層の下面に基板を設けたことを特徴とする請求項11又は12に記載の能動素子。

【請求項14】 第三の電極、電気絶縁層、低電気抵抗層、有機半導体層、並びに、同一平面に間隔を設けて配置された第一の電極及び第二の電極を順次有する能動素子であって、前記低電気抵抗層が前記有機半導体層よりも低い電気抵抗を示すものであることを特徴とする能動素子。

【請求項15】 前記低電気抵抗層の左右の端部が、前記有機半導体層に覆われるよう設けられていることを特徴とする請求項14に記載の能動素子。

【請求項16】 前記第一の電極、第二の電極及び低電気抵抗層と、前記有機半導体層と、の界面の少なくとも一ヶ所に所定値以上の電圧の印加によってキャリアがトンネル可能となる高電気抵抗層を設けたことを特徴とする請求項14

又は15に記載の能動素子。

【請求項17】 前記第三の電極の下面に基板を設けたことを特徴とする請求項14～16のいずれかに記載の能動素子。

【請求項18】 前記有機半導体層が、ポリ-N-ビニルカルバゾール誘導体、ポリ-γ-カルバゾリルエチルグルタメート誘導体、ピレン-ホルムアルデヒド縮合物およびその誘導体、ポリビニルピレン、ポリビニルフェナントレン、ポリシラン、オキサゾール誘導体、オキサジアゾール誘導体、イミダゾール誘導体、モノアリールアミン誘導体、ジアリールアミン誘導体、トリアリールアミン誘導体、スチルベン誘導体、 α -フェニルスチルベン誘導体、ベンジジン誘導体、ジアリールメタン誘導体、トリアリールメタン誘導体、9-スチリルアントラセン誘導体、ピラゾリン誘導体、ジビニルベンゼン誘導体、ヒドラゾン誘導体、インデン誘導体、インデノン誘導体、ブタジエン誘導体、ピレン誘導体、ビススチルベン誘導体、エナミン誘導体、及び、チオフェン誘導体よりなる群から選ばれる少なくとも1種の有機材料、或いは、ペンタセン、テトラセン、ビスマゾ系色素、ポリアゾ系色素、トリアリールメタン系色素、チアジン系色素、オキサジン系色素、キサンテン系色素、シアニン系色素、スチリル系色素、ピリリウム系色素、キナクリドン系色素、インジゴ系色素、ペリレン系色素、多環キノン系色素、ビスベンズイミダゾール系色素、インダンスロン系色素、スクアリリウム系色素、アントラキノン系色素、及び、フタロシアニン系色素よりなる群から選ばれる少なくとも1種の有機材料で構成されていることを特徴とする請求項1～17のいずれかに記載の能動素子。

【請求項19】 前記低電気抵抗層が、①ポリアセチレン系導電性高分子、ポリパラフェニレン及びその誘導体、ポリフェニレンビニレン及びその誘導体等のポリフェニレン系導電性高分子、②ポリピロール及びその誘導体、ポリチオフェンおよびその誘導体、ポリフラン及びその誘導体等の複素環系導電性高分子、並びに、③ポリアニリン及びその誘導体等のイオン性導電性高分子よりなる群から選ばれる少なくとも1種の導電性高分子で構成されていることを特徴とする請求項1～18のいずれかに記載の能動素子。

【請求項20】 前記低電気抵抗層が、ポリスルホン酸、ポリスチレンスル

ホン酸、ナフタレンスルホン酸、アルキルナフタレンスルホン酸等の蒸気圧の低いドーパントを含有していることを特徴とする請求項19に記載の能動素子。

【請求項21】 前記第一の電極、第二の電極及び第三の電極が、クロム(Cr)、Ta(タンタル)、チタン(Ti)、銅(Cu)、アルミニウム(Al)、モリブデン(Mo)、タンゲステン(W)、ニッケル(Ni)、金(Au)、パラジウム(Pd)、白金(Pt)、銀(Ag)、錫(Sn)等の金属、或いは、①ポリアセチレン系導電性高分子、ポリパラフェニレン及びその誘導体、ポリフェニレンビニレン及びその誘導体等のポリフェニレン系導電性高分子、②ポリピロール及びその誘導体、ポリチオフェンおよびその誘導体、ポリフラン及びその誘導体等の複素環系導電性高分子、並びに、③ポリアニリン及びその誘導体等のイオン性導電性高分子よりなる群から選ばれる少なくとも1種の導電性高分子で構成されていることを特徴とする請求項1～20のいずれかに記載の能動素子。

【請求項22】 前記電気絶縁層が、①スチレン系重合体、スチレン-ブタジエン共重合体、スチレン-アクリロニトリル共重合体、スチレン-マレイン酸共重合体、アクリル共重合体、スチレン-アクリル酸共重合体、ポリエチレン、エチレン-酢酸ビニル共重合体、塩素化ポリエチレン、ポリ塩化ビニル、ポリプロピレン、塩化ビニル-酢酸ビニル共重合体、ポリエステルアルキド樹脂、ポリアミド、ポリウレタン、ポリカーボネート、ポリアリレート、ポリスルホン、ジアリルフタレート樹脂、ケトン樹脂、ポリビニルブチラール樹脂、ポリエーテル樹脂、ポリエステル樹脂等の熱可塑性樹脂、②シリコーン樹脂、エポキシ樹脂、フェノール樹脂、尿素樹脂、メラミン樹脂、架橋性樹脂等の熱硬化性樹脂、③エポキシアクリレート、ウレタン-アクリレート等の光硬化性樹脂よりなる群から選ばれる少なくとも1種の樹脂、或いは、④前記金属で構成される電極層の表面の酸化によって生成する金属酸化物で構成されていることを特徴とする請求項1～21のいずれかに記載の能動素子。

【請求項23】 前記電気絶縁層が、一般式M(OR)_n、又は、MR(OR')_{n-1}〔式中、R、R'は、アルキル基、フェニル基等の有機基であり、Mは、周期表のIVA～VIIA族、VIIIA族又はIB～VIB族に属する金属

である。] で示される金属アルコキシドを加水分解して得られた溶液の塗布、加熱乾燥によって得た金属酸化物膜で構成されていることを特徴とする請求項1～21のいずれかに記載の能動素子。

【請求項24】 前記高電気抵抗層が、①スチレン系重合体、スチレンーブタジエン共重合体、スチレンーアクリロニトリル共重合体、スチレンーマレイン酸共重合体、アクリル共重合体、スチレンーアクリル酸共重合体、ポリエチレン、エチレンー酢酸ビニル共重合体、塩素化ポリエチレン、ポリ塩化ビニル、ポリプロピレン、塩化ビニルー酢酸ビニル共重合体、ポリエステルアルキド樹脂、ポリアミド、ポリウレタン、ポリカーボネート、ポリアリレート、ポリスルホン、ジアリルフタレート樹脂、ケトン樹脂、ポリビニルブチラール樹脂、ポリエーテル樹脂、ポリエステル樹脂等の熱可塑性樹脂、②シリコーン樹脂、エポキシ樹脂、フェノール樹脂、尿素樹脂、メラミン樹脂、架橋性樹脂等の熱硬化性樹脂、③エポキシアクリレート、ウレタンーアクリレート等の光硬化性樹脂よりなる群から選ばれる少なくとも1種の有機材料で構成されていることを特徴とする請求項4, 5, 9, 10, 12及び13のいずれかに記載の能動素子。

【請求項25】 前記高電気抵抗層が、一般式M(O R)_n、又は、MR(O R')_{n-1} [式中、R、R'は、アルキル基、フェニル基等の有機基であり、Mは、周期表のIVA～VIIA族、VIIIA族又はIB～VIB族に属する金属である。] で示される金属アルコキシドを加水分解して得られた溶液の塗布、加熱乾燥によって生成する金属酸化物膜で構成されていることを特徴とする請求項4, 5, 9, 10, 12及び13のいずれかに記載の能動素子。

【請求項26】 前記第一の電極及び第二の電極の間に電流を流す第一の電源、並びに、前記第三の電極に電圧を印加する第二の電源を有することを特徴とする請求項1～25のいずれかに記載の能動素子。

【請求項27】 請求項1～26のいずれかに記載の能動素子を有することを特徴とするEL表示素子。

【請求項28】 共通の基板上に能動素子及び発光素子を並列的に設けたEL表示素子において、前記能動素子として、前記基板上に第三の電極、前記第三の電極の両端及び上面を覆うように設けた電気絶縁層、同一平面に間隔を設けて

配置された第一の電極及び第二の電極、前記第一の電極及び第二の電極の間隔を埋めると共にそれらの上面を覆うように設けた有機半導体層、並びに、前記有機半導体層よりも低い電気抵抗を示す低電気抵抗層を順次有する能動素子を設けると共に、発光素子として、前記基板上に透明電極、EL層及び陰極を順次設け、そして、前記第一の電極と前記透明電極とを電気的に接続したことを特徴とするEL表示素子。

【請求項29】 請求項1～26のいずれかに記載の能動素子を有することを特徴とする液晶表示素子。

【請求項30】 請求項1～26のいずれかに記載の能動素子をN O T回路、N A N D回路又はN O R回路に有することを特徴とする演算素子。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、キャリアの移動度を向上させた能動素子並びにそれを有するEL表示素子、液晶表示素子及び演算素子に関する。

【0002】

【従来の技術】

従来、情報表示等の目的に用いられてきた代表的な表示装置は、カソード レイ チューブ（以下、「C R T」という。）、液晶表示装置、及び、EL表示装置である。C R Tは、高い表示品質を有し、しかも、装置コストが比較的低いので、今日に至るまで表示装置として広く用いられてきたが、これに用いるブラウン管の小型化が難しく、また、それに消費される電力を低下させることも難しい、という欠点があった。こういった背景から、液晶表示装置及びEL表示装置の需要が急速に高まってきている。特に、EL表示装置において用いられる有機EL表示素子は、自己発光型であるので低電圧で駆動することができ、しかも、表示が鮮明であるので、有機EL表示素子への期待が高まっている。

【0003】

液晶表示装置は、良好な視認性及び高速応答性を実現できるので、現在、幅広く普及しているが、視認性及び応答性の向上されたEL表示装置も徐々に普及し

てきている。液晶表示装置及びE L表示装置は、いずれも、C R Tと比較して低消費電力化が可能となる。

【0004】

一方、表示装置に用いられる一般的な能動素子は、有機半導体層、ソース電極（第一の電極）、ドレイン電極（第二の電極）、及び、ゲート電極（第三の電極）を有するトランジスタである。図23及び図24は、従来の薄膜電界効果トランジスタの断面図である。

【0005】

図22に示す従来の薄膜電界効果型トランジスタ（能動素子）では、ソース電極203及びドレイン電極204は、電気的に中性である有機半導体層（チャネル層領域）205によって分離されて、同一平面上に並べて配置されている。そして、ゲート電極201は、ゲート絶縁層202により有機半導体層205と電気的に分離されている。また、図23に示す従来の薄膜電界効果型トランジスタでは、ソース電極213及びドレイン電極214は、有機半導体層215の上に間隔を設けて同一平面上に並べて配置されている。そして、ゲート電極211は、ゲート絶縁層212により有機半導体層215と電気的に分離されている。

【0006】

これらの従来の薄膜電界効果型トランジスタにおいては、有機半導体層を塗布によって形成することができるので、製造コストの大幅なコストダウンが可能となる。しかしながら、有機半導体層を構成する有機半導体の電荷移動度が無機半導体に比べて非常に低いという問題があった。近年、電荷移動度の高い有機半導体材料として、ポリチオフェン（Applied Physics Letter, vol.69. p4108 (1996)）が注目されてきているが、その移動度は、 $0.1 \text{ (cm}^2/\text{V}\cdot\text{s e c.})$ 未満であり、現状のアモルファスシリコンと比較しても一桁近く小さい。また、スイッチング速度も一般に有機半導体材料を用いた能動素子は、KHzレベルオーダーであるので、高精細な動画表示素子の駆動には不向きである。

【0007】

従来の能動素子においてスイッチング速度を向上させるためには、有機半導体材料の移動度を向上させる以外に、能動素子のチャネル長の短チャネル化が挙げ

られる。この短チャネル化によって、半導体層を流れる電流値も大きくすることが可能となり、この結果、EL表示装置の駆動に有機薄膜トランジスタ（TFT）の適用が可能となると考えられている。しかし、数 μm からそれ以下のチャネル長にソース・ドレイン間距離をパターニングするためには、一般にフォトリソプロセスといった煩雑な工程が必要であるので、製造コストが大きくなるという問題があった。

【0008】

そこで、このような問題を解決するために、ソース電極、ゲート電極及びドレイン電極を縦に順次積層した静電誘導型トランジスタ（以下、「SIT」という。）が、（社）応用物理学会 有機分子・バイオエレクトロニクス分科会 第9回講習会（2001）において発表された。

【0009】

図24は、従来のSITの断面図であって、(a)は、電圧を印加しない状態を示し、そして、(b)は、電圧を印加して空乏層領域が広がった状態を示す。図25に示すように、従来のSIT（能動素子）においては、ソース電極223、有機半導体層225及びドレイン電極224が順次積層され、該半導体層225の中の略中央部分に間隔をあけて該ソース電極223及びドレイン電極224と略平行に配置された複数の棒状のゲート電極222が積層されている。この複合型有機ELトランジスタによると、ソース電極223とドレイン電極224との間の電流のON/OFFは、図25(b)に示すように、ゲート電極221にゲート電圧を印加して有機半導体層225の空乏層領域を増加させることにより、ソース電極223とドレイン電極224との間の抵抗値を増大させ、この間を流れる電流値を制御している。このSITによれば、能動素子の面積を減少させることがきる。

【0010】

図25からわかるように、このSITのチャネル長は、半導体層の膜厚によって制御が可能となるので、その単チャネル化は、塗布等の成膜プロセスを工夫することにより薄膜化した半導体層を形成することができる可能性があり、そのために、このSITは未来の高速応答のトランジスタとして期待されている。

【0011】

【発明が解決しようとする課題】

しかしながら、前記SITは、ゲート電極221に電圧を印加しない時において、ソース電極223とドレイン電極224との間に電流が流れ、そして、ゲート電極221に電圧を印加する時において、ソース電極223とドレイン電極224との間に電流が遮断される（normally-ON）。また、前記SITにおけるソース電極223とドレイン電極224との間のチャネル長は、現状の成膜技術では、その有機半導体層225の膜厚が従来の薄膜電界効果型トランジスタ（図23参照）における有機半導体層225の膜厚と比べて厚いものとなるので、従来の薄膜電界効果型トランジスタのチャネル長と比較すると短くなる。そのためには、前記SITは、ソース電極223とドレイン電極224との間の抵抗が下がり、OFF時の電流が大きくなるという問題があった。さらに、従来のTFTは、短チャネル化が困難であり、また、フォトリソグラフ等による短チャネル化のためのパターニングコストがかかるが、それだけのコストをかけても、SIT構造やTFTのように、膜厚方向でチャネル長を制御可能なデバイスと同じレベルの短チャネル化が困難であるので、キャリアの移動度の低下といった問題があった。しかも、前記SITにおいては、そのゲート電極221の間隔が $1\mu m$ 未満になるようにパターニングする必要があるので、そのゲート電極の作製プロセスが煩雑になりコストがかかるという問題があった。

【0012】

本発明は、かかる問題を解決することを目的としている。

即ち、本発明は、キャリアの移動度を向上させると共にOFF時の電流を小さくした能動素子並びにそれを有するEL表示素子、液晶表示素子及び演算素子を低コストで提供することを目的としている。

【0013】

【課題を解決するための手段】

請求項1に記載された発明は、上記目的を達成するために、第三の電極、電気絶縁層、同一平面に間隔を設けて配置された第一の電極及び第二の電極、前記第一の電極及び第二の電極の間隔を埋めると共にそれらの上面を覆うように設けた

有機半導体層、並びに、前記有機半導体層よりも低い電気抵抗を示す低電気抵抗層を順次有することを特徴とする能動素子である。

【0014】

請求項2に記載された発明は、請求項1に記載された発明において、前記第一の電極から前記低電気抵抗層までの距離、及び、前記第二の電極から前記低電気抵抗層までの距離のいずれもが、前記第一の電極から第二の電極までの距離と比較して短いことを特徴とするものである。

【0015】

請求項3に記載された発明は、請求項1又は2に記載された発明において、前記第一の電極及び第二の電極のいずれか一方が、前記低電気抵抗層と接触していることを特徴とするものである。

【0016】

請求項4に記載された発明は、請求項1～3のいずれかに記載された発明において、前記第一の電極、第二の電極及び低電気抵抗層と、前記有機半導体層との界面の少なくとも一ヶ所に所定値以上の電圧の印加によってキャリアがトンネル可能となる高電気抵抗層を設けたことを特徴とするものである。

【0017】

請求項5に記載された発明は、請求項1～4のいずれかに記載された発明において、前記第一の電極、第二の電極及び低電気抵抗層と、前記有機半導体層との少なくとも一ヶ所が直接接觸して、その界面が整流性となっていることを特徴とするものである。

【0018】

請求項6に記載された発明は、請求項1～5のいずれかに記載された発明において、前記低電気抵抗層が、櫛状、格子状又は円盤状であることを特徴とするものである。

【0019】

請求項7に記載された発明は、請求項1～6のいずれかに記載された発明において、前記第三の電極の下面に基板を設けたことを特徴とするものである。

【0020】

請求項8に記載された発明は、同一平面に間隔を設けて配置された第一の電極及び第二の電極、前記第一の電極及び第二の電極の間隔を埋めると共にそれらの上面を覆うように設けた有機半導体層、前記有機半導体層よりも低い電気抵抗を示す低電気抵抗層、電気絶縁層、並びに、第三の電極を順次有することを特徴とする能動素子である。

【0021】

請求項9に記載された発明は、請求項8に記載された発明において、前記第一の電極、第二の電極及び低電気抵抗層と、前記有機半導体層界面と、の界面の少なくとも一ヶ所に所定値以上の電圧の印加によってキャリアがトンネル可能となる高電気抵抗層を設けたことを特徴とするものである。

【0022】

請求項10に記載された発明は、請求項8又は9に記載された発明において、前記第一の電極及び第二の電極並びにそれらの間に設けた前記有機半導体層の下面に基板を設けたことを特徴とするものである。

【0023】

請求項11に記載された発明は、低電気抵抗層、有機半導体層、同一平面に間隔を設けて配置された第一の電極及び第二の電極、前記第一の電極及び第二の電極の間隔を埋めると共にそれらの上面を覆うように設けた電気絶縁層、並びに、第三の電極を順次有する能動素子であって、前記低電気抵抗層が前記有機半導体層よりも低い電気抵抗を示すものであることを特徴とする能動素子である。

【0024】

請求項12に記載された発明は、請求項11に記載された発明において、前記第一の電極、第二の電極及び低電気抵抗層と、前記有機半導体層と、の界面の少なくとも一ヶ所に所定値以上の電圧の印加によってキャリアがトンネル可能となる高電気抵抗層を設けたことを特徴とするものである。

【0025】

請求項13に記載された発明は、請求項11又は12に記載された発明において、前記低電気抵抗層の下面に基板を設けたことを特徴とするものである。

【0026】

請求項14に記載された発明は、第三の電極、電気絶縁層、低電気抵抗層、有機半導体層、並びに、同一平面に間隔を設けて配置された第一の電極及び第二の電極を順次有する能動素子であって、前記低電気抵抗層が前記有機半導体層よりも低い電気抵抗を示すものであることを特徴とする能動素子である。

【0027】

請求項15に記載された発明は、請求項14に記載された発明において、前記低電気抵抗層の左右の端部が、前記有機半導体層に覆われるように設けられていることを特徴とするものである。

【0028】

請求項16に記載された発明は、請求項14又は15に記載された発明において、前記第一の電極、第二の電極及び低電気抵抗層と、前記有機半導体層との界面の少なくとも一ヶ所に所定値以上の電圧の印加によってキャリアがトンネル可能となる高電気抵抗層を設けたことを特徴とするものである。

【0029】

請求項17に記載された発明は、請求項14～16のいずれかに記載された発明において、前記第三の電極の下面に基板を設けたことを特徴とするものである。

【0030】

請求項18に記載された発明は、請求項1～17のいずれかに記載された発明において、前記有機半導体層が、ポリ-N-ビニルカルバゾール誘導体、ポリ-γ-カルバゾリルエチルグルタメート誘導体、ピレン-ホルムアルデヒド縮合物およびその誘導体、ポリビニルピレン、ポリビニルフェナントレン、ポリシラン、オキサゾール誘導体、オキサジアゾール誘導体、イミダゾール誘導体、モノアリールアミン誘導体、ジアリールアミン誘導体、トリアリールアミン誘導体、スチルベン誘導体、 α -フェニルスチルベン誘導体、ベンジジン誘導体、ジアリールメタン誘導体、トリアリールメタン誘導体、9-スチリルアントラセン誘導体、ピラゾリン誘導体、ジビニルベンゼン誘導体、ヒドラゾン誘導体、インデン誘導体、インデノン誘導体、ブタジエン誘導体、ピレン誘導体、ビススチルベン誘導体、エナミン誘導体、及び、チオフェン誘導体よりなる群から選ばれる少なく

とも1種の有機材料、或いは、ペンタセン、テトラセン、ビスマゾ系色素、ポリアゾ系色素、トリアリールメタン系色素、チアジン系色素、オキサジン系色素、キサンテン系色素、シアニン系色素、スチリル系色素、ピリリウム系色素、キナクリドン系色素、インジゴ系色素、ペリレン系色素、多環キノン系色素、ビスベンズイミダゾール系色素、インダンスロン系色素、スクアリリウム系色素、アントラキノン系色素、及び、フタロシアニン系色素よりなる群から選ばれる少なくとも1種の有機材料で構成されていることを特徴とするものである。

【0031】

請求項19に記載された発明は、請求項1～18のいずれかに記載された発明において、前記低電気抵抗層が、①ポリアセチレン系導電性高分子、ポリパラフェニレン及びその誘導体、ポリフェニレンビニレン及びその誘導体等のポリフェニレン系導電性高分子、②ポリピロール及びその誘導体、ポリチオフェンおよびその誘導体、ポリフラン及びその誘導体等の複素環系導電性高分子、並びに、③ポリアニリン及びその誘導体等のイオン性導電性高分子よりなる群から選ばれる少なくとも1種の導電性高分子で構成されていることを特徴とするものである。

【0032】

請求項20に記載された発明は、請求項19に記載された発明において、前記低電気抵抗層が、ポリスルホン酸、ポリスチレンスルホン酸、ナフタレンスルホン酸、アルキルナフタレンスルホン酸等の蒸気圧の低いドーパントを含有していることを特徴とするものである。

【0033】

請求項21に記載された発明は、請求項1～20のいずれかに記載された発明において、前記第一の電極、第二の電極及び第三の電極が、クロム(Cr)、Ta(タンタル)、チタン(Ti)、銅(Cu)、アルミニウム(Al)、モリブデン(Mo)、タンゲステン(W)、ニッケル(Ni)、金(Au)、パラジウム(Pd)、白金(Pt)、銀(Ag)、錫(Sn)等の金属、或いは、①ポリアセチレン系導電性高分子、ポリパラフェニレン及びその誘導体、ポリフェニレンビニレン及びその誘導体等のポリフェニレン系導電性高分子、②ポリピロール及びその誘導体、ポリチオフェンおよびその誘導体、ポリフラン及びその誘導体

等の複素環系導電性高分子、並びに、③ポリアニリン及びその誘導体等のイオン性導電性高分子よりなる群から選ばれる少なくとも1種の導電性高分子で構成されていることを特徴とするものである。

【0034】

請求項22に記載された発明は、請求項1～21のいずれかに記載された発明において、前記電気絶縁層が、①スチレン系重合体、スチレンーブタジエン共重合体、スチレンーアクリロニトリル共重合体、スチレンーマレイン酸共重合体、アクリル共重合体、スチレンーアクリル酸共重合体、ポリエチレン、エチレンー酢酸ビニル共重合体、塩素化ポリエチレン、ポリ塩化ビニル、ポリプロピレン、塩化ビニルー酢酸ビニル共重合体、ポリエステルアルキド樹脂、ポリアミド、ポリウレタン、ポリカーボネート、ポリアリレート、ポリスルホン、ジアリルフタレート樹脂、ケトン樹脂、ポリビニルブチラール樹脂、ポリエーテル樹脂、ポリエステル樹脂等の熱可塑性樹脂、②シリコーン樹脂、エポキシ樹脂、フェノール樹脂、尿素樹脂、メラミン樹脂、架橋性樹脂等の熱硬化性樹脂、③エポキシアクリレート、ウレタンーアクリレート等の光硬化性樹脂よりなる群から選ばれる少なくとも1種の樹脂、或いは、④前記金属で構成される電極層の表面の酸化によって生成する金属酸化物で構成されていることを特徴とするものである。

【0035】

請求項23に記載された発明は、請求項1～21のいずれかに記載された発明において、前記電気絶縁層が、一般式 $M(O R)^n$ 、又は、 $M R (O R')_{n-1}$ 〔式中、R、R'は、アルキル基、フェニル基等の有機基であり、Mは、周期表のIVA～VIIA族、VIII族又はIB～VIB族に属する金属である。〕で示される金属アルコキシドを加水分解して得られた溶液の塗布、加熱乾燥によって得た金属酸化物膜で構成されていることを特徴とするものである。

【0036】

請求項24に記載された発明は、請求項4、5、9、10、12及び13のいずれかに記載された発明において、前記高電気抵抗層が、①スチレン系重合体、スチレンーブタジエン共重合体、スチレンーアクリロニトリル共重合体、スチレンーマレイン酸共重合体、アクリル共重合体、スチレンーアクリル酸共重合体、

ポリエチレン、エチレン-酢酸ビニル共重合体、塩素化ポリエチレン、ポリ塩化ビニル、ポリプロピレン、塩化ビニル-酢酸ビニル共重合体、ポリエステルアルキド樹脂、ポリアミド、ポリウレタン、ポリカーボネート、ポリアリレート、ポリスルホン、ジアリルフタレート樹脂、ケトン樹脂、ポリビニルブチラール樹脂、ポリエーテル樹脂、ポリエステル樹脂等の熱可塑性樹脂、②シリコーン樹脂、エポキシ樹脂、フェノール樹脂、尿素樹脂、メラミン樹脂、架橋性樹脂等の熱硬化性樹脂、③エポキシアクリレート、ウレタンーアクリレート等の光硬化性樹脂よりなる群から選ばれる少なくとも1種の有機材料で構成されていることを特徴とするものである。

【0037】

請求項25に記載された発明は、請求項4、5、9、10、12及び13のいずれかに記載された発明において、前記高電気抵抗層が、一般式M(O R)_n、又は、MR(O R')_{n-1}〔式中、R、R'は、アルキル基、フェニル基等の有機基であり、Mは、周期表のIVA～VIIA族、VIIIA族又はIB～VIB族に属する金属である。〕で示される金属アルコキシドを加水分解して得られた溶液の塗布、加熱乾燥によって生成する金属酸化物膜で構成されていることを特徴とするものである。

【0038】

請求項26に記載された発明は、請求項1～25のいずれかに記載された発明において、前記第一の電極及び第二の電極の間に電流を流す第一の電源、並びに、前記第三の電極に電圧を印加する第二の電源を有することを特徴とするものである。

【0039】

請求項27に記載された発明は、請求項1～26のいずれかに記載の能動素子を有することを特徴とするEL表示素子である。

【0040】

請求項28に記載された発明は、共通の基板上に能動素子及び発光素子を並列的に設けたEL表示素子において、前記能動素子として、前記基板上に第三の電極、前記第三の電極の両端及び上面を覆うように設けた電気絶縁層、同一平面に

間隔を設けて配置された第一の電極及び第二の電極、前記第一の電極及び第二の電極の間隔を埋めると共にそれらの上面を覆うように設けた有機半導体層、並びに、前記有機半導体層よりも低い電気抵抗を示す低電気抵抗層を順次有する能動素子を設けると共に、発光素子として、前記基板上に透明電極、EL層及び陰極を順次設け、そして、前記第一の電極と前記透明電極とを電気的に接続したことを特徴とするEL表示素子である。

【0041】

請求項29に記載された発明は、請求項1～26のいずれかに記載の能動素子を有することを特徴とする液晶表示素子である。

【0042】

請求項30に記載された発明は、請求項1～26のいずれかに記載の能動素子をNOT回路、NAND回路又はNOR回路に有することを特徴とする演算素子である。

【0043】

【発明の実施の形態】

図1は、本発明の一実施の形態を示す能動素子の断面図である。図2は、本発明の一実施の形態を示す能動素子の斜視図であって、(a)板状の低電気抵抗層を有するものを示し、そして、(b)は樹状の低電気抵抗層を有するものを示す。図3は、チャネル厚を測定するために用いる能動素子(図24)を有する能動装置の一部断面説明図である。図4は、本発明の他の一実施の形態を示す能動素子の断面図である。図5は、本発明の他の一実施の形態を示す能動素子の断面図である。図6は、図5に示される能動素子から低電気抵抗層を除去した状態のものを示す説明図である。図7は、本発明の他の一実施の形態を示す能動素子を有する能動装置の一部断面説明図である。図8は、本発明の他の一実施の形態を示す能動素子の断面図である。図9は、本発明における能動素子の整流性を説明するための説明図である。図10は、本発明の他の一実施の形態を示す能動素子の断面図である。図11は、本発明の他の一実施の形態を示す能動素子の断面図である。図12は、本発明の他の一実施の形態を示す能動素子の断面図である。図13は、本発明の他の一実施の形態を示す能動素子の断面図である。図14は、

本発明の他の一実施の形態を示す能動素子の断面図である。図15は、本発明の他の一実施の形態を示す能動素子の断面図である。図16は、本発明の他の一実施の形態を示す能動素子の断面図である。図17は、本発明の一実施の形態を示すEL表示素子の一部断面説明図である。図18は、本発明の一実施の形態を示す液晶表示素子の断面図である。図19は、本発明の一実施の形態を示す演算素子が有する論理回路の説明図であって、(a)はNOT回路を示し、(b)はNAND回路を示し、そして、(c)はNOR回路を示す。図20は、実施例1で得た能動装置の一部断面説明図である。図21は、実施例4で得た能動装置の一部断面説明図である。図22は、従来の薄膜電界効果トランジスタの断面図である。図23は、他の従来の薄膜電界効果トランジスタの断面図である。図24は、従来のSITの断面図であって、(a)は電圧を印加しない状態を示し、そして、(b)は電圧を印加して空乏層領域が広がった状態を示す。

【0044】

(実施の形態1)

図1に示されているように、本発明の能動素子20は、第三の電極(ゲート電極)1、電気絶縁層(ゲート絶縁層)2、同一平面に間隔を設けて配置された第一の電極(ソース電極)3及び第二の電極(ドレイン電極)4、前記第一の電極3及び第二の電極4の間隔を埋めると共にそれらの上面を覆うように設けた有機半導体層5、並びに、前記有機半導体層5よりも低い電気抵抗を示す低電気抵抗層6を順次有している。前記低電気抵抗層6は、好ましくは、図2(a)に示されているような板状の低電気抵抗層6a、図2(b)に示されているような櫛状の低電気抵抗層6b、図示していない格子状の低電気抵抗層、又は、図示していない円盤状の低電気抵抗層である。

【0045】

本発明の低電気抵抗層6は、好ましくは、①ポリアセチレン系導電性高分子、ポリパラフェニレン及びその誘導体、ポリフェニレンビニレン及びその誘導体等のポリフェニレン系導電性高分子、②ポリピロール及びその誘導体、ポリチオフエンおよびその誘導体、ポリフラン及びその誘導体等の複素環系導電性高分子、並びに、③ポリアニリン及びその誘導体等のイオン性導電性高分子よりなる群か

ら選ばれる少なくとも1種の導電性高分子で構成されているものである。これらの導電性高分子には、ポリスルホン酸、ポリスチレンスルホン酸、ナフタレンスルホン酸、アルキルナフタレンスルホン酸等の蒸気圧の低いドーパントを含有させてもかまわない。本発明の低電気抵抗層6は、本発明の目的に反しないかぎり、前記好ましい材料以外のものを用いてもかまわない。このように本発明の低電気抵抗層6は、導電性高分子で構成されているので、その成膜において、塗布といった手段が可能となり、そのために、製造装置コストの低減及び素子コスト低減に有効である。

【0046】

また、低電気抵抗層6は、後処理によって形成しても良い。酸素ドープ等で導電性が発現する半導体材料を用いる場合には、有機半導体層5の表面に酸素雰囲気中で加熱等の処理を行うと、有機半導体層5の表面に低電気抵抗層が形成される。

【0047】

前記有機半導体層5を構成する有機半導体は、好ましくは、ポリ-N-ビニカルバゾール誘導体、ポリ- γ -カルバゾリルエチルグルタメート誘導体、ピレン- α -ホルムアルデヒド縮合物およびその誘導体、ポリビニルピレン、ポリビニルフェナントレン、ポリシラン、オキサゾール誘導体、オキサジアゾール誘導体、イミダゾール誘導体、モノアリールアミン誘導体、ジアリールアミン誘導体、トリアリールアミン誘導体、スチルベン誘導体、 α -フェニルスチルベン誘導体、ベンジジン誘導体、ジアリールメタン誘導体、トリアリールメタン誘導体、9-スチリルアントラセン誘導体、ピラゾリン誘導体、ジビニルベンゼン誘導体、ヒドラゾン誘導体、インデン誘導体、インデノン誘導体、ブタジエン誘導体、ピレン誘導体、ビスマスチルベン誘導体、エナミン誘導体、及び、チオフェン誘導体よりなる群から選ばれる少なくとも1種の有機材料、或いは、ペンタセン、テトラセン、ビスマゾ系色素、ポリアゾ系色素、トリアリールメタン系色素、チアジン系色素、オキサジン系色素、キサンテン系色素、シアニン系色素、スチリル系色素、ピリリウム系色素、キナクリドン系色素、インジゴ系色素、ペリレン系色素、多環キノン系色素、ビスベンズイミダゾール系色素、インダンスロン系色素、

スクアリリウム系色素、アントラキノン系色素、及び、フタロシアニン系色素よりなる群から選ばれる少なくとも1種の有機材料で構成されている。このように、有機半導体層5は、有機材料で構成されているので、その成膜において、蒸着、塗布といった手段が可能となり、そのために、製造装置コストの低減及び素子コスト低減に有効である。

【0048】

前記第一の電極3、第二の電極4及び第三の電極1は、好ましくは、クロム(Cr)、Ta(タンタル)、チタン(Ti)、銅(Cu)、アルミニウム(Al)、モリブデン(Mo)、タンクステン(W)、ニッケル(Ni)、金(Au)、パラジウム(Pd)、白金(Pt)、銀(Ag)、錫(Sn)等の金属、或いは、①ポリアセチレン系導電性高分子、ポリパラフェニレン及びその誘導体、ポリフェニレンビニレン及びその誘導体等のポリフェニレン系導電性高分子、②ポリピロール及びその誘導体、ポリチオフェンおよびその誘導体、ポリフラン及びその誘導体等の複素環系導電性高分子、並びに、③ポリアニリン及びその誘導体等のイオン性導電性高分子よりなる群から選ばれる少なくとも1種の導電性高分子で構成されている。

【0049】

前記電気絶縁層2は、好ましくは、①スチレン系重合体、スチレン-ブタジエン共重合体、スチレン-アクリロニトリル共重合体、スチレン-マレイン酸共重合体、アクリル共重合体、スチレン-アクリル酸共重合体、ポリエチレン、エチレン-酢酸ビニル共重合体、塩素化ポリエチレン、ポリ塩化ビニル、ポリプロピレン、塩化ビニル-酢酸ビニル共重合体、ポリエステルアルキド樹脂、ポリアミド、ポリウレタン、ポリカーボネート、ポリアリレート、ポリスルホン、ジアリルフタレート樹脂、ケトン樹脂、ポリビニルブチラール樹脂、ポリエーテル樹脂、ポリエステル樹脂等の熱可塑性樹脂、②シリコーン樹脂、エポキシ樹脂、フェノール樹脂、尿素樹脂、メラミン樹脂、架橋性樹脂等の熱硬化性樹脂、③エポキシアクリレート、ウレタン-アクリレート等の光硬化性樹脂よりなる群から選ばれる少なくとも1種の樹脂、或いは、④前記金属で構成される電極層の表面の酸化によって生成する金属酸化物で構成されている。このように、本発明の電気絶

縁層2は、高分子で構成されているので、その成膜において、塗布といった手段が可能となり、また、電気絶縁層2を電極層の表面の酸化によって形成することができ、そのために、製造装置コストの低減及び素子コストの低減ができる。

【0050】

また、前記電気絶縁層2は、一般式M(OR)_n、又は、MR(OR')_{n-1}[式中、R、R'は、アルキル基、フェニル基等の有機基であり、Mは、周期表のIVA～VIIA族、VIII族又はIB～VIB族に属する金属である。]で示される公知の金属アルコキシドを加水分解して得られた溶液の塗布、加熱乾燥によって得た金属酸化物膜で構成されていてもかまわない。このように、電気絶縁層2が金属アルコキシドを加水分解して得られた溶液の塗布、加熱乾燥によって得た金属酸化物膜で構成されているので、真空プロセスのような煩雑なプロセスを用いることなく電気絶縁膜を形成することができ、そのために、製造装置コストの低減及び素子コストの低減ができる。

【0051】

本発明の能動素子20は、前記有機半導体層5よりも低い電気抵抗を示す低電気抵抗層6をチャネル幅方向全域に有しているので、能動素子20の短チャネル化が容易となる。このように能動素子20において、短チャネル化されると、キャリアの移動距離が短くなり、そのために、キャリアがトラップされる確率が小さくなって大きな電流を流すことが可能となり、その結果、高いキャリア移動度が得られる。それ故、本発明の能動素子20によれば、高速スイッチング化及び大電流駆動が可能となる。また、低電気抵抗層6をチャネル幅方向全域に設けると、OFF時に電流が大きくなる場合があるので、その際は、低電気抵抗層を図2(b)に示されているような櫛状したり、図示していない格子状又は円盤状にしたりして、チャネル幅に対する低電気抵抗層の幅を適宜調節し、OFF時の電流を小さくすることができる。

【0052】

スイッチング特性に関しては、Appl.Phys.Lett., vol.76, No.14, 3 April(2000), 1941-1943において、次の式

$$f_c = \mu Vd / 2\pi L^2$$

(μ : キャリア移動度、 Vd : ソース・ドレイン電圧、 L : チャネル長)
に示されるスイッチング周波数 (f_c) の計算式が実験値と良い一致を見ることが報告されている。

【0053】

本発明の能動素子20においては、第一の電極3と第二の電極4との間に電圧を印加すると、キャリアは、第一の電極3から有機半導体層5を通って低電気抵抗層6に入り、低電気抵抗層6から有機半導体層5に注入され、そして、第二の電極4に流入する。したがって、この能動素子20においては、チャネル長が有機半導体層5の膜厚によって制御可能となり、そのために、短チャネル化が容易となる。また、本発明の能動素子20は、前記従来の薄膜電界効果型トランジスタ（能動素子）（図22参照）の製造工程において、低電気抵抗層6の成膜工程が追加されるのみであるので、その作製が非常に容易である。

【0054】

本発明における能動素子20は、前記従来の薄膜電界効果型トランジスタ（能動素子）（図22参照）24に低電気抵抗層を付加したものに相当するので、本発明の能動素子20における第一の電極3と第二の電極4との間の抵抗値が、前記従来の薄膜電界効果型トランジスタ（能動素子）におけるソース電極（第一の電極）とドレイン電極（第二の電極）との間の距離、チャネル幅等、手電気抵抗層の形成以外の構成を全く同一とした時の、ソース電極203とドレイン電極204との間の抵抗値と比較して、1/10以下となっていれば低電気抵抗層6とすることができる。

【0055】

本発明の能動素子20においては、第三の電極1に対し電圧を印加した時のチャネル形成が第一の電極3及び第二の電極4と低電気抵抗層6との間に及ぶ必要がある。一般の無機半導体では、有機半導体層中の少数キャリアが絶縁層表面に集まりチャネル層を形成するので、チャネル厚は一般に100Å以下であるが、本発明の能動素子20では、第一の電極3又は第二の電極4をこのチャネル厚以下に形成する必要があるので、無機半導体を用いて実現するのは困難である。しかし、有機半導体を用いる場合には、チャネル形成のメカニズムは明らかとなつ

ていないが、チャネル厚は1000Åにまで及ぶ場合があるので、有機半導体を用いることが可能となる。

【0056】

本発明の能動素子20においては、前記第一の電極3から前記低電気抵抗層6までの距離、及び、前記第二の電極4から前記低電気抵抗層6までの距離のいずれもが、前記第一の電極3から第二の電極4までの距離と比較して短いので、所望のON電流を得ることが可能となる。

【0057】

本発明の能動素子20においては、第一の電極3及び第二の電極4の厚さの少なくとも一方は、実使用時において有機半導体層5に形成されるチャネル厚さ未満とする必要がある。こうすることにより、第一の電極3から第二の電極4に流れる電流の制御において、所望のON電流を得ることが可能となる。

【0058】

本発明におけるチャネル厚は、以下のように定義される。

図3に示される能動装置の第二の電源電圧値を実使用電圧に設定し、能動素子の構成を図23に示されるものと同じものとする。この時、ゲート絶縁膜212、ソース電極213、ドレイン電極214の材料及び厚さ、並びに、有機半導体層215の材料は、実使用時と同一とする。そして、有機半導体層215の厚さを10nm以下から数百nmまで変化させ、ソース／ドレイン電流が最大となった時の有機半導体層の厚さをチャネル厚とする。

【0059】

本発明の能動素子20の第三の電極1の下面には、基板（図10の基板8参照）が設けられている。このような基板は、好ましくは、スチレン系重合体、スチレン-ブタジエン共重合体、スチレン-アクリロニトリル共重合体、スチレン-マレイン酸共重合体、アクリル共重合体、スチレン-アクリル酸共重合体、ポリエチレン、エチレン-酢酸ビニル共重合体、塩素化ポリエチレン、ポリ塩化ビニル、ポリプロピレン、塩化ビニル-酢酸ビニル共重合体、ポリエステルアルキド樹脂、ポリアミド、ポリウレタン、ポリカーボネート、ポリアリレート、ポリスルホン、ジアリルフタレート樹脂、ケトン樹脂、ポリビニルブチラール樹脂、ポ

リエーテル樹脂、ポリエステル樹脂、シリコーン樹脂、エポキシ樹脂、フェノール樹脂、尿素樹脂、メラミン樹脂、PFA、PTFE、PVDF等のフッ素系樹脂、並びに、パリレン樹脂から選ばれる樹脂で構成される可撓性基板である。

【0060】

本発明の能動素子20は、例えば、絶縁性の基板上に、第三の電極（ゲート電極）1、電気絶縁層（ゲート絶縁層）2、同一平面に間隔を設けて配置された第一の電極（ソース電極）3及び第二の電極（ドレイン電極）4、前記第一の電極3及び第二の電極4の間隔を埋めると共にそれらの上面を覆うように設けた有機半導体層5、並びに、前記有機半導体層5よりも低い電気抵抗を示す低電気抵抗層6を順次積層することにより製造される。

【0061】

（実施の形態2）

図4に示すように、本発明の能動素子30においては、前記第一の電極3、第二の電極4のいずれか一方が前記低電気抵抗層6と接触している。このように前記第一の電極3及び第二の電極4のいずれか一方が前記低電気抵抗層6と接触していると、能動素子30のチャネル長を短くすることが可能となる。

図4において、実施の形態1に記載された符号と同一の符号は、実施の形態1に記載された部材名と同一の部材名を意味する。また、それらの部材を構成する材料としては、実施の形態1に記載されたものと同様のものが用いられる。また、各部材の機能、効果等については、実施の形態1と同じである場合には、記載を省略する。

以下、本明細書に記載された「実施の形態」の記載においても同様とする。

【0062】

このような能動素子30は、前記能動素子20と同様にして、第一の電極3と第二の電極4を形成し、そして、第一の電極3をマスキングして有機半導体層5を形成した後、マスキングを除去し、続いて、低電気抵抗層6を形成することにより製造される。また、このような能動素子30は、第一の電極3及び第二の電極4を成膜する際に、第一の電極3の膜厚を有機半導体層5の膜厚以上に成膜した後、第二の電極4上に有機半導体層5を成膜し、続いて、低電気抵抗層6を成

膜することにより製造することもできる。

【0063】

(実施の形態3)

図5に示すように、本発明の能動素子40においては、前記第一の電極3、第二の電極4及び低電気抵抗層6と、前記有機半導体層5との界面の少なくとも一ヶ所に所定値以上の電圧の印加によってキャリアがトンネル可能となる高電気抵抗層7が設けられている。本発明の能動素子40を作製するにあたっては、能動素子40の低電気抵抗層6を除去したもの(図6参照)について、第一の電極3と第二の電極4との間の電気抵抗を測定し、次に、能動素子40の低電気抵抗層6と第一の電極3との間の電気抵抗をこれと同等以下となるように能動素子40を作製する必要がある。

【0064】

図7に示すように、本発明の能動素子40を用いた能動装置においては、第三の電極1に対し第二の電源10から電圧が印加されると、有機半導体層5の抵抗値が下がる。それ故、電気絶縁層2に所定値以上の電圧が印加されると、電気絶縁層2中にトンネル電流が流れ、所望のON電流が得られる。第二の電源10の電圧の印加が行われない場合には、電気絶縁層2がキャリアのブロックを行うので、OFF電流を低減することが可能となる。このようにして、本発明の能動素子40においては、ON/OFF比を高くすることが可能となる。図7において、9は、前記第一の電極及び第二の電極の間に電流を流す第一の電源である。

【0065】

前記高電気抵抗層7は、好ましくは、①スチレン系重合体、スチレン-ブタジエン共重合体、スチレン-アクリロニトリル共重合体、スチレン-マレイン酸共重合体、アクリル共重合体、スチレン-アクリル酸共重合体、ポリエチレン、エチレン-酢酸ビニル共重合体、塩素化ポリエチレン、ポリ塩化ビニル、ポリプロピレン、塩化ビニル-酢酸ビニル共重合体、ポリエステルアルキド樹脂、ポリアミド、ポリウレタン、ポリカーボネート、ポリアリレート、ポリスルホン、ジアリルフタレート樹脂、ケトン樹脂、ポリビニルブチラール樹脂、ポリエーテル樹脂、ポリエステル樹脂等の熱可塑性樹脂、②シリコーン樹脂、エポキシ樹脂、フ

エノール樹脂、尿素樹脂、メラミン樹脂、架橋性樹脂等の熱硬化性樹脂、③エポキシアクリレート、ウレタンーアクリレート等の光硬化性樹脂よりなる群から選ばれる少なくとも1種の樹脂、或いは、④前記金属で構成される電極層の表面の酸化によって生成する金属酸化物で構成されている。このように、高電気抵抗層7が高分子で構成されているので、その成膜において、塗布といった手段が可能となり、また、高電気抵抗層を電極層の表面の酸化によって形成することができ、そのために、製造装置コストの低減及び素子コストの低減ができる。

【0066】

また、前記高電気抵抗層7は、一般式 $M(OR)_n$ 、又は、 $MR(OR')_{n-1}$ [式中、R、R'は、アルキル基、フェニル基等の有機基であり、Mは、周期表のIVA～VIIA族、VIII族又はIB～VIB族に属する金属である。]で示される公知の金属アルコキシドを加水分解して得られた溶液の塗布、加熱乾燥によって得た金属酸化物膜で構成されていてもかまわない。このように、高電気抵抗層7が金属アルコキシドを加水分解して得られた溶液の塗布、加熱乾燥によって得た金属酸化物膜で構成されているので、真空プロセスのような煩雑なプロセスを用いることなく電気絶縁膜を形成することができ、そのために、製造装置コストの低減及び素子コストの低減ができる。

【0067】

(実施の形態4)

図8に示すように、本発明の能動素子50においては、前記第一の電極3、第二の電極4及び低電気抵抗層6と、前記有機半導体層5と、の少なくとも一ヶ所が直接接触して、その界面が整流性となっている。このように、前記第一の電極3、第二の電極4及び低電気抵抗層6と、前記有機半導体層5と、の少なくとも一ヶ所が直接接触して、その界面が整流性となっていると、能動素子50のチャネル長を短くすることができ、ON/OFF比の大きい能動素子50を作製することができる。

【0068】

前記「整流性」は、P型半導体（ホール輸送性半導体）と金属の接触に関するものについて、図9を用いて次のように説明される。

即ち、図9（a）において、Mは第一の電極、第二の電極、低電気抵抗層のいずれかを示し、そして、Sは有機半導体層を示している。Mの仕事関数よりも、Sの仕事関数が大きい場合には、MとSとの接触でバンドが下に曲がる。この状態においてMに負電位が印加され、また、Sに正電位が印加されると、Sに対しMの電位が低い状態となり、図9（b）に示すように、エネルギー障壁が小さくなってホールがMの方に流れる。逆に、図9（c）に示すように、Mに正電位が印加され、また、Sに負電位が印加されると、エネルギー障壁が大きくなってホールが流れ難くなる。前記「仕事関数」の値は、理研計器（株）社製、AC-2によって測定した仕事関数値による。

本発明の能動素子において用いられる電極材料は、前記実施の形態1において説明したが、前記「仕事関数」の観点から説明すると、本発明における電極材料は、使用する半導体材料がホール輸送性のものである場合には、Mg、Al、Cr、Ag等の仕事関数の小さなものが適用可能である。また、本発明における電極材料は、使用する半導体材料が電子輸送性のものである場合には、Au、Pt等の仕事関数の大きなものが適用可能である。

【0069】

能動素子を図1に示される構成とし、そして、図7と同様の能動装置を構成した場合には、有機半導体層5をホール輸送性材料で構成し、第一の電極3及び第二の電極4を同一材料で構成して、これらの電極の仕事関数を有機半導体層5の仕事関数よりも小さくすると、整流性が得られる。第一の電極3と有機半導体層5との界面は、エネルギー障壁が大きくなっている部位となって、キャリアが流れ難くなり、OFF電流の低減が可能となる。

【0070】

（実施の形態5）

図10に示すように、本発明の能動素子60は、同一平面に間隔を設けて配置された第一の電極3及び第二の電極4、前記第一の電極3及び第二の電極4の間隔を埋めると共にそれらの上面を覆うように設けた有機半導体層5、前記有機半導体層5よりも低い電気抵抗を示す低電気抵抗層6、電気絶縁層2、並びに、第三の電極1を順次有している。図10において、8は、基板である。そして、こ

の能動素子60には、図11に示すように、前記第一の電極3、第二の電極4及び低電気抵抗層6と、前記有機半導体層5と、の界面の少なくとも一ヶ所に所定値以上の電圧の印加によってキャリアがトンネル可能となる高電気抵抗層7を設けることができる。

【0071】

本発明の能動素子60は、前記有機半導体層5よりも低い電気抵抗を示す低電気抵抗層6を有しているので、前記実施の形態1に記載された能動素子20と同様に、能動素子50の短チャネル化が容易となる。このように能動素子60が短チャネル化されると、キャリアの移動距離が短くなり、そのために、キャリアがトラップされる確率が小さくなって大きな電流を流すことが可能となり、その結果、高いキャリア移動度が得られる。それ故、本発明の能動素子60によれば、高速スイッチング化及び大電流駆動が可能となる。

そして、本発明の能動素子60は、前記第一の電極3、第二の電極4及び低電気抵抗層6と、前記有機半導体層5と、の界面の少なくとも一ヶ所に所定値以上の電圧の印加によってキャリアがトンネル可能となる高電気抵抗層7が設けられているので、前記実施の形態3に記載された能動素子40と同様に、第三の電極1に対し電圧印加が行われると、有機半導体層5の抵抗値が下がり、電気絶縁層2に所定値以上の電圧が印加されて、電気絶縁層2中にトンネル電流が流れ、所望のON電流が得られる。また、電圧の印加が行われない場合には、電気絶縁層2がキャリアのブロックを行うので、OFF電流を低減することが可能となる。本発明の能動素子60においては、ON/OFF比を高くすることが可能となる。

【0072】

(実施の形態6)

図12に示すように、本発明の能動素子70は、低電気抵抗層6、有機半導体層5、同一平面に間隔を設けて配置された第一の電極3及び第二の電極4、前記第一の電極及び第二の電極の間隔を埋めると共にそれらの上面を覆うように設けた電気絶縁層2、並びに、第三の電極1を順次有するものであって、前記低電気抵抗層6が前記有機半導体層よりも低い電気抵抗を示すものである。この能動素

子70においては、図13に示すように、前記第一の電極3、第二の電極4及び低電気抵抗層6と、前記有機半導体層5と、の界面の少なくとも一ヶ所に所定値以上の電圧の印加によってキャリアがトンネル可能となる高電気抵抗層7を設けることができる。また、前記低電気抵抗層6の下面に基板8を設けることができる。

【0073】

図14に示すように、本発明の能動素子80は、前記有機半導体層5よりも低い電気抵抗を示す低電気抵抗層6を有しているので、前記実施の形態1に記載された能動素子20と同様に、能動素子80の短チャネル化が容易となる。このように能動素子80が短チャネル化されると、キャリアの移動距離が短くなり、そのために、キャリアがトラップされる確率が小さくなって大きな電流を流すことが可能となり、その結果、高いキャリア移動度が得られる。それ故、本発明の能動素子80によれば、高速スイッチング化及び大電流駆動が可能となる。

そして、本発明の能動素子80は、前記第一の電極3、第二の電極4及び低電気抵抗層6と、前記有機半導体層5と、の界面の少なくとも一ヶ所に所定値以上の電圧の印加によってキャリアがトンネル可能となる高電気抵抗層7が設けられているので、前記実施の形態3に記載された能動素子40と同様に、第三の電極1に対し電圧印加が行われると、有機半導体層5の抵抗値が下がり、電気絶縁層2に所定値以上の電圧が印加されて、電気絶縁層2中にトンネル電流が流れ、所望のON電流が得られる。また、電圧の印加が行われない場合には、電気絶縁層2がキャリアのブロックを行うので、OFF電流を低減することが可能となる。本発明の能動素子70においては、ON/OFF比を高くすることが可能となる。

【0074】

(実施の形態7)

本発明の能動素子80は、第三の電極1、電気絶縁層2、低電気抵抗層6、有機半導体層5、並びに、同一平面に間隔を設けて配置された第一の電極3及び第二の電極4を順次有しており、そして、前記低電気抵抗層6は、前記有機半導体層5よりも低い電気抵抗を示すもので構成されている。この能動素子80において

ては、図15に示されるように、前記低電気抵抗層6の左右の端部を前記有機半導体層5に覆われるように設けることができる。また、図16に示されるように、この能動素子80においては、前記第一の電極3、第二の電極4及び低電気抵抗層6と、前記有機半導体層5との界面の少なくとも一ヶ所に所定値以上の電圧の印加によってキャリアがトンネル可能となる高電気抵抗層7を設けることができる。さらに、この能動素子80においては、前記第三の電極1の下面に基板8を設けることができる。

【0075】

このように、本発明の能動素子80は、第三の電極1、電気絶縁層2、低電気抵抗層6、有機半導体層5、並びに、同一平面に間隔を設けて配置された第一の電極3及び第二の電極4を順次有しているので、第一の電極3から第二の電極4に流れる電流の制御において、所望のON電流を得ることが可能となる。また、本発明の能動素子80は、低電気抵抗層を有しているので、低電気抵抗層6の表面にチャネルが形成され、そのために、前記チャネル厚の制約を受けることが無い。よって、無機半導体においても実現可能である。

また、有機半導体層5と、第一の電極3、第二の電極4及び低電気抵抗層6との界面をオーミック接触とすると、界面のエネルギー障壁が小さくなり、大きな電流を流すことが可能となる。オーミック接触を得るためにには、有機半導体層としてホール輸送性有機半導体を用いる場合には、第一の電極3、第二の電極4及び低電気抵抗層6の仕事関数よりも有機半導体層5の仕事関数を小さくすることが必要である。電子輸送性有機半導体の場合は、この逆で、第一の電極3、第二の電極4及び低電気抵抗層6の仕事関数よりも有機半導体層5の仕事関数を大きくする必要がある。これらのこととは、本実施の形態以外の他の実施の形態における能動素子においてもいえることである。

【0076】

(実施の形態8)

図17に示されているように、本発明のEL表示素子90は、共通の可撓性の透明基板27の上に能動素子及び発光素子を並列的に設けたEL表示素子を有している。そして、本発明のEL表示素子90には、前記能動素子として、前記透

明基板27の上に第三の電極21、前記第三の電極21の両端及び上面を覆うように設けた電気絶縁層22、同一平面に間隔を設けて配置された第一の電極23及び第二の電極24、前記第一の電極23及び第二の電極24の間隔を埋めると共にそれらの上面を覆うように設けた有機半導体層25、並びに、前記有機半導体層25よりも低い電気抵抗を示す低電気抵抗層26を順次有する能動素子が設けられていると共に、発光素子として、前記透明基板27の上に透明電極28、EL層29及び陰極31が順次設けられている。また、前記第一の電極23と前記透明電極28は、電気的に接続されている。本発明によれば、視認性が良好であると共に低消費電力の低い表示素子を低成本で提供することが可能となる。

【0077】

前記透明電極28は、例えば、ITOで構成されている。前記陰極31は、一般にキャリアの流れを妨げない様に仕事関数の小さい材料、例えば、Li、LiF、Ba、Mg等で構成されるが、理研計器（株）社製、AC-2によって測定した仕事関数值が3.0eV以下のものが好適である。しかし、これらの材料は大気中で不安定であるので、これらの材料の上に大気中で安定な材料、例えばAg、Al等の薄膜を積層することも可能である。

【0078】

EL層29は、例えば、Alq3及びその誘導体、フルオレノン系化合物及びその誘導体、キノン系化合物及びその誘導体、インデノン系化合物及びその誘導体、ヒドロゾン化合物及びその誘導体、スチルベン化合物及びその誘導体、ピラゾリン化合物及びその誘導体、フェニルアミン化合物及びその誘導体、ピレン系化合物及びその誘導体、N-ビニルカルバゾール、ポリビニルアントラセン等ビニル基を含む化合物等及びその誘導体である有機半導体で構成される。また、EL層29は、周期表のIVA～VIIA属、VIIII族又はIB～VIB属に属する元素を含む無機半導体材料で構成され、例えば、ストロンチウム、ガリウム及び硫黄の化合物にセリウムをドープしたSrGa₂S₄:Ceがあげられる。

【0079】

(実施の形態9)

本発明の液晶表示素子は、請求項1～26のいずれかに記載の能動素子を有し

ている。このように、本発明は、請求項1～26のいずれかに記載の能動素子を有しているので、視認性が良好であると共に消費電力が低い液晶表示素子を低成本で提供することができる。このような有機EL表示素子は、図18に示される。有機EL表示素子は、図18に示されるように、階調信号線からは各々の画素の階調にしたがって電圧が印加されている。走査線からは一ラインごと順次ON/OFFの信号電圧が印加され、一画面の走査が終了した後、次画面の走査が開始される。動画対応の場合には、この間隔は50Hz以上(1/50sec.以下)であることが好ましい。コンデンサは、一画面から次画面の走査に移るまでの時間、階調信号の電圧を充電する機能を有する。

【0080】

(実施の形態10)

本発明の演算素子は、請求項1～26のいずれかに記載の能動素子をNOT回路、NAND回路又はNOR回路に有している。かかるNOT回路(インバータ回路)、NAND回路及びNOR回路は、それぞれ、図19(a)、(b)及び(c)に示されている。前記NOT回路、NAND回路及びNOR回路においては、有機半導体層の構成材料に正孔輸送材を用いた能動素子である第1のMOSトランジスタ、及び、有機半導体層の構成材料に電子輸送材を用いた能動素子である第2のMOSトランジスタが設けられている。ここで、例えば、前記NOT回路において、入力電位を+5Vとすると、第2のMOSトランジスタはONとなるが、第1のMOSトランジスタはOFFとなり、そして、出力電位は0Vとなる。また、入力電位が0Vであるときは、第2のMOSトランジスタはOFFとなり、また、電源が+5Vとなるので、第1のMOSトランジスタのゲート・ソース間の電位差が5Vとなり、出力電位は+5Vとなる。同様に、前記NAND回路及びNOR回路においても説明することができる。

このように、本発明の演算素子は、請求項1～26のいずれかに記載の能動素子をNOT回路(インバータ回路)、NAND回路又はNOR回路に有しているので、NOT回路では入力の電位と出力の電位との反転がおこり、NAND回路では論理積の反転がおこり、そして、NAND回路では論理和の反転がおこり、それらのために、入力信号に対する演算結果を出力することができる演算素子を

低成本で提供することができる。

【0081】

【実施例】

(実施例1)

次の工程を順次経て図20に示される能動装置(図1の能動素子を有する)を製造した。

(1) 基板(図示せず)の表面にA1で構成される50nm厚の第三の電極(ゲート電極)1を形成する工程、

(2) 前記第三の電極1の表面にSiO₂で構成される100nm厚の電気絶縁層2を形成する工程、

(3) 前記電気絶縁層2の表面にCrで構成され10nm厚の密着層(図示せず)を形成する工程、

(4) 前記電気絶縁層2の表面にAuで構成される50nm厚の第一の電極3及び第二の電極4を40nmの間隔をあけて形成する工程、

(5) 前記第一の電極3及び第二の電極4並びにそれらの間の前記電気絶縁層2の表面にポリ-3-オクチルチオフェンよりなる80nm厚のホール輸送機能を有する有機半導体層5を形成する工程、及び、

(6) 前記有機半導体層5の表面にAuで構成される50nm厚の低電気抵抗層6を形成する工程、

を順次経てチャネル幅10nmの能動装置を得た。

【0082】

(実施例2)

能動素子の構造を図4に示すものとした以外は、実施例1と同様にして能動装置を得た。

【0083】

(実施例3)

能動素子の構造を図21に示すものとした以外は、実施例1と同様にして能動装置(図5の能動素子を有する)を得た。その際、高電気抵抗層(7)は、ポリビニルブチラールをエタノールに溶解した溶液を50nm厚に塗布して形成した

【0084】

(実施例4)

次の工程を順次経て図21に示される能動装置(図5の能動素子を有する)を製造した。

(1) 基板(図示せず)の表面にAlで構成される30nm厚の第三の電極(ゲート電極)1を形成する工程、

(2) 前記第三の電極1の表面にSiO₂で構成される電気絶縁層2を100nm厚に形成する工程、

(3) 前記電気絶縁層2の表面の第二の電極4を形成する部分にCrで構成され10nm厚の密着層(図示せず)を形成する工程、

(4) 前記電気絶縁層2の表面にAlで構成され30nm厚の第一の電極3を形成した後その表面を熱酸化してAl₂O₃で構成される高電気抵抗層を形成する工程、

(5) 前記密着層を形成した電気絶縁層2の表面に前記第一の電極3から35nmの間隔をあけて20nm厚のAuで構成される第二の電極4を形成する工程、

(6) 前記第一の電極3及び第二の電極4並びにそれらの間の前記電気絶縁層2の表面にポリ-3-オクチルチオフェンよりなる80nm厚のホール輸送機能を有する有機半導体層5を形成する工程、及び、

(7) 前記有機半導体層5の表面にAuで構成される50nm厚の低電気抵抗層6を形成する工程、

を順次経てチャネル幅10nmの能動装置を得た。

【0085】

(比較例1)

能動素子の構造を図22に示すものとした以外は、実施例1と同様にして能動装置を得た。

【0086】

以上、実施例1～4及び比較例1で得られた能動装置について以下の特性評価

を行った。

(1) 実施例1, 2

(静特性評価)

第一の電源9の電圧を0.2V、4V、8Vとし、第二の電源10の電圧を0V、-4V、-8Vとして、各々の電圧印加時における電流値を測定した。

(動特性評価)

第一の電源9の電圧を8V(一定値)とし、第二の電源10の電圧を0V、-8Vとして、0.1Hz～1MHzの周波数で0Vと-8Vとに電圧を切り替え、そして、0.1Hz時に得られた電流値を1として、この値が半減する時の周波数をスイッチング周波数とした。

【0087】

(2) 実施例3

(静特性評価)

第一の電源9の電圧を8Vとし、第二の電源10の電圧を0V、-8Vとして、各々の電圧印加時における電流値を測定した。次に、第二の電源10の電圧を1Hzで切り替え、窒素フロードにて10時間連続駆動した後の電流値を測定した。

【0088】

(3) 実施例4

(静特性評価)

第一の電源9の電圧を8Vとし、第二の電源10の電圧を0V、-8Vとして、各々の電圧印加時における電流値を測定した。次に、第二の電源10の電圧を1Hzで切り替え、窒素フロードにて10時間連続駆動した後の電流値を測定した。

【0089】

(4) 比較例1

(静特性評価)

第一の電源9の電圧を0V、4V、8V、12Vとし、第二の電源10の電圧を0V、-8V、-12Vとして、各々の電圧印加時における電流値を測定した

（動特性評価）

第一の電源9の電圧を8V（一定値）とし、第二の電源10の電圧を0V、-8Vとして、0.1Hz～1MHzの周波数で0Vと-8Vとに電圧を切り替え、そして、0.1Hz時に得られた電流値を1として、この値が半減する時の周波数をスイッチング周波数とした。

【0090】

評価結果は、次の表1～3に示される。

【0091】

【表1】

	第二の電源(V)	第一の電源(V)	電流値(A)
実施例1	0	0	6.48×10^{-10}
		2	1.51×10^{-4}
		4	2.69×10^{-4}
		8	4.08×10^{-4}
	-4	0	7.95×10^{-10}
		2	5.22×10^{-4}
		4	9.89×10^{-4}
		8	1.93×10^{-3}
	-8	0	9.17×10^{-10}
		2	1.06×10^{-3}
		4	1.80×10^{-3}
		8	3.83×10^{-3}
実施例2	0	0	1.25×10^{-9}
		2	2.76×10^{-4}
		4	5.44×10^{-4}
		8	9.14×10^{-4}
	-4	0	2.00×10^{-9}
		2	7.79×10^{-4}
		4	1.40×10^{-3}
		8	2.75×10^{-3}
	-8	0	3.31×10^{-9}
		2	1.48×10^{-3}
		4	3.16×10^{-3}
		8	5.70×10^{-3}
比較例	0	0	2.08×10^{-11}
		4	4.47×10^{-10}
		8	8.01×10^{-10}
		12	1.11×10^{-9}
	-8	0	5.59×10^{-11}
		4	1.02×10^{-9}
		8	1.79×10^{-9}
		12	2.31×10^{-9}
	-12	0	8.50×10^{-11}
		4	2.12×10^{-9}
		8	3.99×10^{-9}
		12	5.95×10^{-9}

【0092】

【表2】

	実施例1	実施例2	比較例
スイッチング周波数(Hz)	1MHz以上	1MHz以上	45Hz

【0093】

【表3】

	第二の電源電圧	初期 (A)	10時間後 (A)
実施例3	0 V	6.40×10^{-8}	9.55×10^{-5}
	-8 V	2.34×10^{-4}	6.01×10^{-4}
実施例4	0 V	8.45×10^{-7}	1.00×10^{-6}
	-8 V	9.11×10^{-6}	1.23×10^{-4}

【0094】

【発明の効果】

(1) 請求項1, 7, 8, 10, 11、13, 14, 15, 17, 21, 26に記載された発明によれば、有機半導体層よりも低い電気抵抗を示す低電気抵抗層をチャネル幅方向全域に有しているので、能動素子の短チャネル化がなされ、キャリアの移動距離が短くなり、そのために、キャリアがトラップされる確率が小さくなつて大きな電流を流すことが可能となり、その結果、高いキャリア移動度が得られる。それ故、本発明によれば、高速スイッチング化及び大電流駆動が可能となる。

【0095】

(2) 請求項2に記載された発明によれば、第一の電極から前記低電気抵抗層までの距離、及び、前記第二の電極から前記低電気抵抗層までの距離のいずれもが、前記第一の電極から第二の電極までの距離と比較して短いので、所望のON電流を得ることが可能となる。

【0096】

(3) 請求項3に記載された発明によれば、第一の電極及び第二の電極のいずれか一方が前記低電気抵抗層と接触しているので、能動素子のチャネル長を短くすることが可能となる。

【0097】

(4) 請求項4, 9, 12, 16に記載された発明によれば、第一の電極、第二の電極及び低電気抵抗層と、前記有機半導体層との界面の少なくとも一ヶ所

に所定値以上の電圧の印加によってキャリアがトンネル可能となる高電気抵抗層を設けたので、ON/OFF比を高くすることが可能となる。

【0098】

(5) 請求項5に記載された発明によれば、第一の電極、第二の電極及び低電気抵抗層と、前記有機半導体層と、の少なくとも一ヶ所が直接接触して、その界面が整流性となっているので、能動素子のチャネル長を短くすることができ、ON/OFF比の大きい能動素子を作製することができる。

【0099】

(6) 請求項6に記載された発明によれば、低電気抵抗層が、樹状、格子状又は円盤状であるので、OFF時の電流を小さくすることができる。

【0100】

(7) 請求項18に記載された発明によれば、有機半導体層が有機材料で構成されているので、その成膜において、蒸着、塗布といった手段が可能となり、そのために、製造装置コストの低減及び素子コスト低減に有効である。

【0101】

(8) 請求項19、20に記載された発明によれば、低電気抵抗層が導電性高分子で構成されているので、その成膜において、塗布といった手段が可能となり、そのために、製造装置コストの低減及び素子コスト低減に有効である。

【0102】

(9) 請求項22に記載された発明によれば、電気絶縁層が高分子で構成されているので、その成膜において、塗布といった手段が可能となり、また、電気絶縁層2を電極層の表面の酸化によって形成することができ、そのために、製造装置コストの低減及び素子コストの低減ができる。

【0103】

(10) 請求項23に記載された発明によれば、電気絶縁層が金属アルコキシドを加水分解して得られた溶液の塗布、加熱乾燥によって得た金属酸化物膜で構成されているので、真空プロセスのような煩雑なプロセスを用いることなく電気絶縁層を形成することができ、そのために、製造装置コストの低減及び素子コストの低減ができる。

【0104】

(11) 請求項24に記載された発明によれば、高電気抵抗層が高分子で構成されているので、その成膜において、塗布といった手段が可能となり、また、高電気抵抗層を電極層の表面の酸化によって形成することができ、そのために、製造装置コストの低減及び素子コストの低減ができる。

【0105】

請求項25に記載された発明によれば、高電気抵抗層が、金属アルコキシドを加水分解して得られた溶液の塗布、加熱乾燥によって得た金属酸化物膜で構成されているので、真空プロセスのような煩雑なプロセスを用いることなく電気絶縁層を形成することができ、そのために、製造装置コストの低減及び素子コストの低減ができる。

【0106】

請求項27, 28に記載された発明によれば、請求項1～26のいずれかに記載の能動素子を有しているので、視認性が良好であると共に低消費電力が低い表示素子を低成本で提供することが可能となる。

【0107】

請求項29に記載された発明によれば、請求項1～26のいずれかに記載の能動素子を有しているので、視認性が良好であると共に消費電力が低い液晶表示素子を低成本で提供することができる。

【0108】

請求項30に記載された発明によれば、請求項1～26のいずれかに記載の能動素子をN O T回路に有しているので、N O T回路では入力の電位と出力の電位との反転がおこり、N A N D回路では論理積の反転がおこり、そして、N A N D回路では論理和の反転がおこり、それらのために、入力信号に対する演算結果を出力することができる演算素子を低成本で提供することができる。

【図面の簡単な説明】

【図1】

本発明の一実施の形態を示す能動素子の断面図である。

【図2】

本発明の一実施の形態を示す能動素子の斜視図であって、(a) 板状の低電気抵抗層を有するものを示し、(b) は櫛状の低電気抵抗層を有するものを示す。

【図3】

チャネル厚を測定するために用いる能動素子(図24)を有する能動装置の一部断面説明図である。

【図4】

本発明の他の一実施の形態を示す能動素子の断面図である。

【図5】

本発明の他の一実施の形態を示す能動素子の断面図である。

【図6】

図5に示される能動素子から低電気抵抗層を除去した状態のものを示す説明図である。

【図7】

本発明の他の一実施の形態を示す能動素子を有する能動装置の一部断面説明図である。

【図8】

本発明の他の一実施の形態を示す能動素子の断面図である。

【図9】

本発明における能動素子の整流性を説明するための説明図である。

【図10】

本発明の他の一実施の形態を示す能動素子の断面図である。

【図11】

本発明の他の一実施の形態を示す能動素子の断面図である。

【図12】

本発明の他の一実施の形態を示す能動素子の断面図である。

【図13】

本発明の他の一実施の形態を示す能動素子の断面図である。

【図14】

本発明の他の一実施の形態を示す能動素子の断面図である。

【図15】

本発明の他の一実施の形態を示す能動素子の断面図である。

【図16】

本発明の他の一実施の形態を示す能動素子の断面図である。

【図17】

本発明の一実施の形態を示すEL表示素子の一部断面説明図である。

【図18】

本発明の一実施の形態を示す液晶表示素子の断面図である。

【図19】

本発明の一実施の形態を示す演算素子が有する論理回路の説明図であって、(a)はNOT回路を示し、(b)はNAND回路を示し、そして、(c)は NOR回路を示す。

【図20】

実施例1で得た能動装置の一部断面説明図である。

【図21】

実施例4で得た能動装置の一部断面説明図である。

【図22】

従来の薄膜電界効果トランジスタの断面図である。

【図23】

他の従来の薄膜電界効果トランジスタの断面図である。

【図24】

従来のSITの断面図であって、(a)は電圧を印加しない状態を示し、そして、(b)は電圧を印加して空乏層領域が広がった状態を示す。

【符号の説明】

- 1 第三の電極（ゲート電極）
- 2 電気絶縁層
- 3 第一の電極（ソース電極）
- 4 第二の電極（ドレイン電極）
- 5 有機半導体層

6 低電気抵抗層

6 a 板状の低電気抵抗層

6 b 槵状の低電気抵抗層

7 高電気抵抗層

8 基板


9 第一の電源

10 第二の電源

20, 30, 40, 50, 60, 70, 80 能動素子


【書類名】 図面

【図1】




【図2】


(a)




(b)




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】




【図16】



【図17】




【図18】




【図19】


(a)




(b)




(c)




【図20】




【図21】




【図22】



【図23】



【図24】



【書類名】 要約書

【要約】

【課題】 キャリアの移動度を向上させると共にOFF時の電流を小さくした能動素子並びにそれを有するEL表示素子、液晶表示素子及び演算素子を低成本で提供する。

【解決手段】 第三の電極1、電気絶縁層2、同一平面に間隔を設けて配置された第一の電極3及び第二の電極4、前記第一の電極3及び第二の電極4の間隔を埋めると共にそれらの上面を覆うように設けた有機半導体層5、並びに、前記有機半導体層5よりも低い電気抵抗を示す低電気抵抗層6を順次有する能動素子とする。低電気抵抗層6は、好ましくは、①ポリアセチレン系導電性高分子、ポリパラフェニレン及びその誘導体、ポリフェニレンビニレン及びその誘導体等のポリフェニレン系導電性高分子、②ポリピロール及びその誘導体、ポリチオフェンおよびその誘導体、ポリフラン及びその誘導体等の複素環系導電性高分子、並びに、③ポリアニリン及びその誘導体等のイオン性導電性高分子よりなる群から選ばれる少なくとも1種の導電性高分子で構成されている。

【選択図】 図1

出願人履歴情報

識別番号 [000006747]

1. 変更年月日 2002年 5月17日

[変更理由] 住所変更

住 所 東京都大田区中馬込1丁目3番6号

氏 名 株式会社リコー